#### ◎ 公開特許公報(A) 平2-44599

Mint CL.

验别記号

庁内祭理番号

**@公開** 平成2年(1990)2月14日

G 11 C 18/08

G 11 C 17/00 7341-5B

309 A

李査請求 未請求 請求項の数 3 (全8頁)

の発明の名称 不揮発性半導体メモリ芸匠の書込み方法

> 題 昭63-194576 **2049**

包出 類 昭63(1988) 8月5日

**分**発明 者 舛.岡 當士雄 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 研究所内

**伊**希明 者 百二萬 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 正樹 研究所内

明者 伊 (D) 蓝 **掌** 夫 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 研究所内

明者 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 æ 佳 久

研究所内 **勿出 頭 人** 株式会社東芝 神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江 武彦 外2名

最終質に絞く

1. 発明の名称

不便発性半導体メモリ質型の普込み方法 2、特許協康の範囲

(1) 半導体基板上にゲート的発展を介して制 ロゲートが形成され、ゲート絶縁頭中に武改領特 師を有する地気の書替え可能なメモリセルが短数 個庭列技婦されてNANDセルを構成してマトリ クス配列され、各NANDセルの一周部のドレイ ンがピット線に仮記され、各メモリセルの刺びゲ ートがワード枠に位続されて構成される不御発性 半年体メモリ数量のデータ書込み時、選択された ワード毎につながる全てのメモリセルに同的にデ 一夕客込みを行うことを存在とする不可能性半点 伴ょモリ袋梁の登込み方法。

(2) 半導体器板上にゲート的路線を介して解 ロゲートが形成され、ゲート絶役領中に電荷条件 節を育する電気的管理之可能なメモリセルが進盐 低低列換説されてNANDセルを構成してマトリ クス配列され、各NANDセルの一幅部のドレイ

ンが一方向に世数本配设されたピット線に依認さ れ、各ピットはにデータラッチ回路が良けられ、 各メモリセルの刺猬ゲートがピット級と交差する ガ向に関数本配位されたワード線に接続されて線 成される不厚頭性単醇体メモリ数型のデータ出込 み時、ライト・イネーブルは日のトグルにより一 7.一ドな分のテータをデータラッチ回路に発持し。 選択された一ワードはにつながる全てのメモリセ ルに同時にデータ書込みを行うことを特徴とする 不便発性半時体メモリ起型のお込み方法。

(3) 半導体延復上にゲート的辞職を介して制 毎ゲートが形成され、ゲート島段膜中に武貨保持 節を有する電気的密替え可能なメモリセルが収数 解立列換読されてNANDセルを構成してマトリ クス配列され、各N·ANDセルの一位部のドレイ ンが一方向に複数本配数されたピット線に接続さ れ、各ピット毎にゲータラッチ回路が良けられ、 各メモリセルの耐傷ゲートがワードはと交差する 方向に退益本配設されり一ド線に接続されて構成 される不限犯性半導体メモリ数異のデータ部込み

時、アドレスは 体回路により デークラッチ 回路を 制御して、返政のデークラッチ 回路のうち アドレ スの与えられた データラッチ 回路の み デーク を 反 転し、その後退伏された 一 ワード 様につな がる 全 てのメモリセルにこれら データ ラッチ 回路 から 同 時に デーク 書込みを 行うことを 特徴とする 不 伊 危 生 ボ 學体 メモリ 袋屋の 舎込み 方法。

#### 3. 验明の异脑体设明

(船切の目的)

(超載上の利用分野)

本館別は、ゲート総辞順中に窓向保内部を有する地気的書替え可能なメモリセルを用いた不同意性等の体メモリ盟選(E<sup>2</sup> PROM)に係り、特にメモリセルを複数個直接延列接続してNANDセルを構成したE<sup>2</sup> PROMでのデータ者込みの方法に関する。

#### (従来の政府)

E<sup>2</sup> PROMとして、不体験性半導体メモリーセルを複数値直列接続してNANDセルを構成したものが、投場されている(例えば、骨収収62

た"H"レベル電位例えば30Vを与える。これ により、全てのメモリセルで丘仮から浮遊ゲート に電子がトンネル柱入され、しまい弦が正の高い 状態( ゚ロ゚ )になる。メモリセルM 214 に ゚ 1 ゚ を告込む場合は、以8DAをは8L21を昇圧され た『H『レベル例えば20Vとし、選択ゲート線 SDI. フードはWL! ~WL! を同様に20V とし、選択ワード線WL1に"L"レベルとして O Vを乃える。これにより、ピット線 B L 21の形 位は選択ゲートSI およびメモリセルM2L1 ~ M 213 のチャネルを辿ってメモリセルM 214 のド レインまで伝達され、メモリセルM 214 でドレイ レと浮型ゲート間に貨電圧がかかり、浮灘ゲート から電子が放出されて、しまい気の低い"1"状 思になる。次にメモリセルM 218 に \*1 \* を安込 むには、ピット終日し21、遊沢ゲート称SDL。 フードはWLL、WL2 に20Vを与え、通択サ ードはWL1とその下の既に省込みが行われた位 正のフードはWL4 をOVとする。これにより、 メモリセルM213 において充の場合と同様に琢避

-233944号)。

第 6 図は、このようNANDセル方式の E²PROMのメモリアレイの一部を示す毎回回 路である。ピットは8 L 21には選択ゲートS L を 介して、この例では4個のメモリセルM 31 L ~ M 314 の 直列 医 提により 構成されたNANDセル の一時部ドレインが接続されている。メモリセル は、承 単ゲートと 制御ゲートを行つMOSトラン ジスク構造を有する。ピット 静 B L 22、 B L 28、 …についても同様である。一つのNANDセルを 構成するメモリセルM 21 L ~M 814 の 解師ゲート はそれぞれ到のワード類WL L ~WL L に 保 長 されている。

このE<sup>2</sup> PROMでは、完ず金メモリセルで浮放ゲートに電子を住入する一語消去を行い、その後NANDセルの下方(ビット線から離れた方)から頑次データを審込む。具体的に説明すれば、消去動作は、全ビット線BL21、BL22、…をOV("L"レベル)とし、選択ゲート線SD1、および全てのフード線WL1~WL4 に昇圧され

ところで以上の密込み動作において、同じワード球で駆動される他のNANDセルでの、武 世込みがあってはならない。 門えば、 メモリセル M 213 に 21 を行う場合、 ワードは W L 2 が O V となる。 従ってこれらのメモリセルのデータを替えないためには、 非別のの しかしながら、このほなをしていない。 しかしながら、このほなを負債にすると、他のワードは W L 2 が 2 0 V となっため、これらのワードは W L 2 が 2 0 V であるため、これらのワードは C 2 0 V であるため、これらのワードになり、 品前去が行われて 3 動作の取る

なる。これを回避するには、卵遊沢のピットは BL22、BL21、…に中間電位例えば10Vを印加することが考えられる。これにより、非遊沢のNANDセル内のメモリセルは、消去モードの世界が小さい状態(第7図(a))または普込みモードの世界が小さい状態(第7図(b))のいずれかになる。これらはいわば半道沢状態であり、異番込みや過消去は一応防止される。

イクルモナークラッチ・モードとこれに引続く省 込みモードとに分け、データラッチ・モードで、 みピット娘につながるデータラッチ回路に予める フード線分の全アータを保内し、その後得込みモードでこれらデータラッチ回路の1フード線分の データモー方に選択フード線に拾うメモリセルに 好込む。

#### (作用)

りピットは朝の宋道収のフードなに沿うものは消去モードの半道収状態状態のストレスである。 最感の場合は、最も最後に普込みが行われるメモリセルであり、1028×1+1024×7=6191回の半週収消金状態のストレスを受ける。これはE<sup>2</sup> PROMの信頼性を負う原因となる。

(毎明が解決しようとする蹂躙)

以上のように従来のNANDセル方式のE<sup>2</sup> PROMでは、その省込み動作から、半選択状態のストレスを受け、点動作を生じあいという問題があった。

本館明は、この様な問題を解決した。NAND セル方式のE<sup>2</sup> PROMのデータ者込みの方法を 吸供することを目的とする。

[発明の構成]

(無温を解決するための手位)

本類明は、NANDセル方式のE2PROMにデータを普込む際し、選択されたワード域に沿う全てのメモリセルに国時にデータ普込みを行うことを特徴とする。具体的には例えば、役込みサ

E PROM動作が可能になる。

(変維例)

以下、本発明の実施的を説明する。

第1図は、本発明の一次放例のE<sup>2</sup> PROM の要奪構成を示す切伍回路である。ここでは メモリアレイ 1 は、 8 似のメモリセルからなる NANDセルを1024個ワード爆方向に配列したセ クターと、これを竹戸した心のセクターとから内 収される8×1024×2~10.384ピットを示してい る。メモリセルはこの返血的では、浮遊ゲートと 対角ゲートを有するM O S トランジスタ構造の不 輝免性メモリセルである。各NANDセルは、一 18年のドレインが選択ゲートを介してビットほ B L I 、 B L 2 、 … に放位され、 M 対域 のソース は選択ゲートを介して投地電位に接続されている。 検方向に並ぶ1024回のメモリセルの回路ゲートは、 共通にクード線WL(WLI、WL2、…)に扱 校されている。ワードはWLは、ロウ・デコーグ 2により選択される。名ピット以及し (日し)。 B L l , 一) には、データラッチ回路3 (3),

32, …) が以けられ、これらデータラッチ回路 3の出力がピットはブースタ4(41、42、11) を介してピット線に与えられるようになっている。 5位人出为(1/0)回路,6位普达多新部回路 である。図では、各ピット以BLに设けられるセ ンスアンプは省略してある。

邓2回は、第1回のデークラッチ回路3および ヒットはブースタ4の部分をより具体的に示して いる。また第3回(a)(b)は、データ書込み 動作時の各位号およびノード単位を示すタイモン グ図である。これらの図を参照して、この虫紋の での省込み動作を次に提明する。なお、データ省 込み動作に免だって、1プロックの金メモリセル につき一括州去を行うことは、従来と同様である。 み込みサイクルは第3図に示すように、データ ラッチ・モードと書込みモードの2段階に分けら れる。データラッチ・モードでは、お込みイネー ブル信号WEをトグルさせることにより、1024個 のデータをデータラッチ団觜3にラッチする。 幼 3 国では、この1024 似のデータが ・1 \* .

"L" レベル出力のノードN2、N4。一につな . "O" を保つ。 がるピット線プースタ43、4ょこっは曲かず。 これらに対応するピット類目し2. Bld. …で は中国式位允生回路(322回のMOSFET-Q」)のみが動いて、ビット線に中間式位10V を出す。一方可3凶(b)に示すように、省込 みモードになると必然な選択ゲートはSDlを 20V, 他の選択ゲート株SD1を0Vとし、選 択フード硫WL6 そOV、扱りのフードはWLI ~WL1 &20 V & + &.

これにより、 選択ワードはWL& に沿う1024個 の人もりセルにおいて、ドレインにヒット塩から のアーク電位20Vまたは10Vが、斜面ゲート にOVが与えられたことになり、データ"1" 皮 たは"0"が一斉に告込まれる。即らいまの場合。 メモリセルM81では浮遊ゲートから電子放出が起 り、デーク"1"が出き込まれる。メモリセル M 82では、ドレインに中国徴促が与えられている ため、1回の省込み時間2m soc 径度では浮遊ゲ ートからの電子放出はほとんどはく、別会状態

\*0\*. \*1\*, \*0\*, …の場合(図ではこれ を反転した信号1/0として、・0・。・1・。 \*0\*, \*1\*, …が示されている) 場合を示し ている。即ち、第3回(4)に示すように、及切 に**WBが ゚L゚** レベルになることにより、データ \*0\* がデータラッチ回覧31 に入り、その出力 ノードN, は5Vになる。次にWEが 'L'レベ ルになると、データ \*1\* が次のデータラッチ団 路32 に入り、モの出力ノードN2 がOVとなる。 以下同様にして各データラッチ回路3に収次デー タがラッチされていく。そして、1024個のデータ がラッチされた後、者込み信号WRが「L・レベ ルになって安込みモードに入る。登込みモードに 入ると、内耶昇正国路(図示せず)からのプログ ラム電位 V ppが出力され、リングオシレータ(図 示せず)が聞いて発張出力RINCが得られ、こ れらがピットはブースタイを収動する。即ち「豆・ レベル出力のノードN1 , N3 …にっなかるヒ ットはブースタ41、43、が強いてピットは BLI、BLI、…にVpo-20Vを出力する。

以下同途にして、ワード類W L t 。 W L B 。 … の頭に選択して、各ワードは毎に1024ビットのデ ータを書き込んで行く。

こうしてこの英庭的によれば、1クード線分 1024ビットのデータ名込みを問時に行うことによ り、半選択状態になる回数を従来の省込み途に比 べて大きく減少させることができ、半選択状態の ストレスに起因する誘動作を防止することができ

上足実施例では、外母官号である当込みイネー プル位号WEのトグルによりデータラッチを行う ようにしたが、これは内邸囮銘により行うように してもよい。

37.4 凶は、アドレス斜毎回路でによりデータラ ッチ回路3の剑間を行うようにした突起例を透明 する毎毎回路である。35日間は、この方式を用い た場合の作込みサイクルを示すクイミング図であ

この実施例では、普込みサイクルの初期に普込

カイキーブルはラWEが「L・レベルにはるテー クラッチ「モードと。引起を伴込みイネーブル信 サWEが『H゜レベルになってデータが含ま込ま れる省込みモードとがある。先ず、WEが \* L \* レベルになると、アドレスの与えられたデータラ ッチ回觜のみ、データ ^ 0 ^ がラッチをれる。ア ドレスは例えば、20msec でセンスまれる。 -0-, -1-, -0-, -1-, -- Eugg-クをおくためには、メモリセルM 81のカラムアド レス, M 82のカラムアドレス. …, M 1028のカラ ムアドレスを与え、これらに対応するデークラッ チ団站に "0" モラッチする。アドレスが与えら れないゲータラッチ回路は全て 1°に保持され る。そしてみ込みイネーブル佾号WEが「H・レ ベルになって省込みモードになり、先の変闘例と 同様にして17ード球分のデータが同時にメモリ

この政権的によっても、先の政権的と同様の効果が得られることは明らかである。

セルに召さ込まれる。!

MII. MI2, … MI024… メモリセル、BLI、BL2、 …, BL1024… ピット線、WLI、WL2、 …, WL8 …フード線。


出版人代别人 弁型士 身红 民家


(頭明の効果)


以上述べたように本免明によれば、NANDでル方式のE2PROMのデーク登込みを1ワードはについて同時に行うことにより、半辺沢状態のストレスを大きく軽減し、E2PROMの協議生向上を図ることができる。


#### 4. 図面の簡単な整明


1 … メモリセルアレイ、2 … ロウ・デコーダ、3 … ゲークラッチ回路、4 … ピット線ブースタ、6 … 書込る創御回路、7 … アドレス創御回路、














ALL THE PARTY SAME AND THE PARTY OF THE PART

第1頁の統計 ②発明者千葉 「昌彦 神奈川県川崎市奉区小向東芝町1番地 株式会社東芝総合 研究所内 ②発明者田中 智晴 神奈川県川崎市奉区小向東芝町1番地 株式会社東芝総合 研究所内

#### Japanese Patent Office

#### Japanese Laid-open Patent Publication (A)

No. Hei 2(1990)-44599

Request for examination: Not yet requested, number of Claims: 3
(8 pages in total)

Laid-open date: February 14, 1990

Title of the Invention: Method of Writing into Nonvolatile Semiconductor Memory Device

Patent Application No. Sho 63(1988)-194576

Date Filed: August 5, 1988

Inventor: Fujio Masuoka, Toshiba Corporation Research Laboratories, 1, Komukai Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa-ken

Inventor: Masaki Hyakutomi, Toshiba Corporation Research Laboratories, 1, Komukai Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa-ken

Inventor: Yasuo Ito, Toshiba Corporation Research Laboratories,

1, Komukai Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa-ken

Inventor: Yoshihisa Iwata, Toshiba Corporation Research

Laboratories, 1, Komukai Toshiba-cho, Saiwai-ku, Kawasaki-shi,

Kanagawa-ken

Applicant: TOSHIBA CORPORATION, 72, Horikawa-cho, Saiwai-ku, Kawasaki-shi, Kanagawa-ken

Representative: Takehiko Suzuki, patent attorney, and two others

Inventor: Masahiko Chiba, Toshiba Corporation Research Laboratories, 1, Komukai Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa-ken

Inventor: Tomoharu Tanaka, Toshiba Corporation Research Laboratories, 1, Komukai Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa-ken

#### SPECIFICATION

1. Title of the Invention

Method of Writing into Nonvolatile Semiconductor Memory Device 2. Scope of the Claims

- (1) A method of writing into a nonvolatile semiconductor memory device, where data are to be written into a nonvolatile semiconductor memory so configured that a control gate is formed over a semiconductor substrate via a gate insulating film, a matrix is arranged by connecting in series a plurality of electrically rewritable memory cells each having an electric charge holding part in the gate insulating film to constitute NAND cells, a drain at one end of each NAND cell is connected to a bit line, and the control gate each memory cell is connected to a word line, characterized in that data are written at the same time into every memory cell connected to a selected word line.
- (2) A method of writing into a nonvolatile semiconductor memory device, where data are to be written into a nonvolatile semiconductor memory so configured that a control gate is formed over a semiconductor substrate via a gate insulating film, a matrix is arranged by connecting in series a plurality of electrically rewritable memory cells each having an electric charge holding part in the gate insulating film to constitute NAND cells, a drain at one end of each NAND cell is connected to one of a plurality of bit lines disposed in one direction, a data latch circuit is formed on each bit line, and the control gate of each memory cell

is connected to one of a plurality of word lines disposed in the direction crossing the bit lines, characterized in that a one-word line equivalent of data is held in each data latch circuit by toggling a write enable signal and data are written at the same time into every memory cell connected to a selected word line.

- (3) A method of writing into a nonvolatile semiconductor memory device, where data are to be written into a nonvolatile semiconductor memory so configured that a control gate is formed over a semiconductor substrate via a gate insulating film, a matrix is arranged by connecting in series a plurality of electrically rewritable memory cells each having an electric charge holding part in the gate insulating film to constitute NAND cells, a drain at one end of each NAND cell is connected to one of a plurality of bit lines disposed in one direction, a data latch circuit is formed on each bit line, and the control gate of each memory cell is connected to one of a plurality of word lines disposed in the direction crossing the word lines, characterized in that the data latch circuits are controlled by an address control circuit to invert data only in any data latch circuit to which an address is given, out of the plurality of data latch circuits, and after that data are written at the same time from these data latch circuits into every memory cell connected to a selected word line.
- 3. Detailed Description of the Invention [Object of the Invention]

(Field of Industrial Application)

The present invention relates to a nonvolatile semiconductor memory device using electrically rewritable memory cells each having an electric charge holding part in a gate insulating film  $(E^2PROM)$ , and more particularly to a method of writing into an  $E^2PROM$  in which NAND cells are formed by directly connecting in series a plurality of memory cells.

(Prior Art)

As an  $E^2PROM$ , what is configured by connecting in series a plurality of nonvolatile semiconductor memory cells is proposed (for instance the Japanese Patent Application No. Sho 62(1987)-233944).

Fig. 6 is an equivalent circuit showing part of a memory array of E<sup>2</sup>PROMs of such a NAND cell type. One-end drains of NAND cells each composed of serial connection of four memory cells M211 through M214, in this example, are connected to a bit line BL 21 via a selection gate S1. The memory cells have an MOS transistor structure having a floating gate and a control gate. The same applies to bit lines FL22, BL23,.... The control gates of the memory cells M211 through M214 constituting one NAND cell are connected to separate word lines WL1 though WL4, respectively.

In this E<sup>2</sup>PROM, first, general erasion to inject electrons into the floating gate of every memory cell is carried out and, after that data are successively written in from the lowest NAND cell (the farthest from the bit lines) upward. To describe it in

more specific terms, the erasing operation reduces all the bit lines BL21, BL22, ... to 0 V ("L" level), and a raised "H" level potential, e.g. 20 V, is provided to a selection gate line SD1 and all the word lines WL1 through WL4. This causes electrons to be tunnel-injected from the substrate to the floating gate in every memory cell, and the threshold rises to a positive high state ("0"). When "1" is to be written into the memory cell M214, the bit line BL21 is set to a raised "H" level, e.g. 20 V, the selection gate line SD1 and the word lines WL1 through WL3 are similarly set to 20 V, and 0 V is provided to a selected word line WL4 as an "L"  $\,$ This causes the potential of the bit line BL21 to be transmitted to the drain of the memory cell M214 through the channels of the selection gate S1 and the memory cell M211 through M 213, a high voltage is applied between the drain and the floating gate in the memory cell M214, and electrons are discharged from the floating gate to arrive in a "1" state in which the threshold is low. Next to write "1" into the memory cell M213, 20 V is applied to the bit line BL21, the selection gate line SD1 and the word lines WL1 and WL2, and the selected word line WL3 and the word line WL4 below it, in the position where writing has already been done, are set to 0 V. This causes a high voltage to be applied between the floating gate and the drain in the memory cell M213 as in the aforementioned case, and "1" is written by discharging electrons. In the memory cell M214, where writing has already been done, the potential of the bit line is not transmitted to

the drain and, since the control gate is also at the "L" level, neither writing nor erasion takes place. Similarly thereafter, writing is successively down from the lowest NAND cell upward.

Incidentally in the writing operation described above, there should be no wrong writing into another one of NAND cells driven by the same word line. For instance when writing is to be done into the memory cell M213, as the word line WL3 will take on 0V, the control gates of other memory cells M223, M233 and M243 along this same word line WL3 will also take on 0 V. Therefore, in order not to let data in these memory cells be rewritten, the unselected bit line BL22 through BL24 can be set to 0 V. However, since the other word lines WL1 and WL2 are at 20 V, such a relationship in potential would make unselected memory cells M221, M22, ... along these word lines enter into an erase mode, resulting in over-erase and inviting erroneous operation. In order to avoid this, conceivably, an intermediate potential, e.g. 10 V, can be applied to the unselected bit line BL22, BL 23 ... This would cause memory cells in unselected NAND cells to take on either a state in which the electric field is small in the erase mode (Fig. 7(a)) or a state in which the electric field is small in the write mode (Fig. 7(b)). They are, so to speak, semi-selected states, which can anyhow prevent erroneous writing or over-erase.

However, if such a stress of semi-selected states is applied multiple times, the threshold will gradually vary, resulting in a high risk of erroneous operation. Suppose, for instance, a

memory array in which one NAND cell is configured of eight memory cells and 1,024 memory cells are connected to one word line. If writing is successively applied to all the bits from the farthest NAND cell from the bit lines upward as described above, when writing has been done 1,024 times one bit at a time into cells connected to the one word line, these 1,024 times of writing will impose 1,023 stresses on the memory cells. However, selected word lines are stressed in the semi-selected state in the "1" write mode, and cells along closer than them to the bit lines are subjected to the stresses in the semi-selected state in the erase mode. The worst case will happen on the memory cell into which writing is done at the very last, and it will be stressed to in the semi-selected state  $1023 \times 1 + 1024 \times 7 = 8191$  times. This would constitute a cause for impairing the reliability of the  $E^2$ PROM.

(Problem to be solved by the invention)

The  $E^2PROM$  of the conventional NAND cell type described above involves the problem of being subject to stresses in a semi-selected state and therefore being susceptible to erroneous operation.

An object of the present invention is to provide a method of writing into an  ${\rm E}^2{\rm PROM}$  of a NAND cell type which solves this problem.

[Configuration of the Invention]

(Means to solve the problem)

The present invention is characterized in that, when writing

data into an E<sup>2</sup>PROM of a NAND cell type, data are written into all the memory cells along selected word lines at the same time. To be more specific, for instance, the write cycle is divided into a data latch mode and a write mode following it, and in the data latch mode all the data equivalent to one word line are held in advance by data latch circuits connected to bit lines, and in the subsequent write mode the data equivalent to one word line of these data latch circuits are simultaneously written into memory cells along selected word line.

(Actions)

Since all the memory cells connected to one word line permit simultaneous writing in a write operation according to the invention, what take on a semi-selected state among the memory cells along unwritten word lines are only those memory cells along bit lines to which a datum "0" has been given (i.e. those keeping an erased state), and this happens only once per word line selection. Memory cells which enter into a semi-selected state frequently are found, on the average, among those along the last selected word line, and even they, where one NAND cell is composed of eight memory cells for example, enter into a semi-selected state only eight times at most. Therefore, according to the invention, a highly reliable E<sup>2</sup>PROM is made possible.

(Embodiments)

Embodiments of the present invention will be described below.

Fig. 1 is an equivalent circuit showing the configuration of the essential part of an E2PROM, which is one embodiment of the invention. A memory array 1 as illustrated here shows  $8 \times 1021$  $\times$  2 = 16,384 bits comprising a sector in which 1,024 NAND cell each consisting of eight memory cells are arrayed in the direction of word lines and a sector in the form of folding back the foregoing sector. Memory cells in this embodiment are nonvolatile memory cells of a MOS transistor structure, each having a floating gate and a control gate. Of each NAND cell, the drain at one end is connected to bit lines BL1, BL2, ... via a selection gate, and the source at the other end is connected to a ground potential via the selection gate. The control gates of the 1024 memory cells arranged abreast are commonly connected to word lines WL (WL1, WL2, ...). The word lines WL are selected by a row decoder 2. Each of the bit lines BL (BL1, BL2, ...) is provided with one of data latch circuits 3  $(3_1, 3_2, \ldots)$ , and the outputs of these data latch circuits 3 are provided to bit lines via bit line boosters 4  $(4_1,$  $4_2$ , ...). Reference numeral 5 denotes an input/output (I/O) circuit and 6, a write control circuit. In the drawing, sense amplifiers provided on the bit lines BL are not illustrated.

Fig. 2 illustrates the part of the latch circuits 3 and the bit line boosters 4 of Fig. 1 more specifically. Figs. 3 (a) and (b) are timing charts showing signals and node potentials in the data write operation. The write operation in this embodiment will be described next with reference to these drawings. Incidentally,

it is the same as according to the prior art that all the memory cells in one block are simultaneously erased in advance of the data write operation.

The write cycle is divided into two stages of a data latch mode and a write mode as shown in Figs. 3. In the data latch mode, 1024 data are latched by the data latch circuits 3 by causing an write enable signal  $\overline{WE}$  to be toggled. In Figs. 3, a case in which these 1024 data are "1", "0", "1", "0", ... (In the drawing "0", "1", "0", "1"; ... are shown as a signal I/O resulting from inversion of this sequence) is shown. Thus as shown Fig. 3 (a), when  $\overline{WE}$  is first set to an "L" level, a datum "0" enters into the data latch circuit  $\mathbf{3}_{1}$ , and its output node  $\mathbf{N}_{1}$  takes on 5 V. When  $\overline{\it WE}$  is next set to an "L" level, a datum "1" enters the next data latch circuit  $3_2$ , and its output node  $N_2$  takes on 0 V. Similarly thereafter, data are successively latched by the latch circuits 3. After the 1024 data are latched, a write signal WR takes on an "L" level and the write mode is entered into. When the write mode is entered into, a program potential Vpp from an internal voltage booster circuit (not shown) is outputted, a ring oscillator (not shown) is actuated to enable an oscillation output RING is to be obtained, and these drive the bit line boosters 4. Thus, the bit line boosters  $4_1$  and  $4_3$  connected to the nodes  $N_1$ ,  $N_3$  ... giving "H" level outputs are actuated to output Vpp = 20V to the bit lines  $BL_1$ ,  $BL_3$ ,... The bit line boosters  $4_2$ ,  $4_4$ , ... connected to the nodes  $N_2$ ,  $N_4$  ... giving "L" level outputs are not

actuated are not actuated, and on the bit lines  $BL_2$ ,  $BL_4$ , ... connected to them only an intermediate potential generating circuit (the MOSFET-Q<sub>1</sub> in Fig. 2) works to give an intermediate potential of 10 V. On the other hand, when the write mode is entered into as shown in Fig. 3(b), the selection gate line  $SD_1$  is set to 20 V, the other selection gate line  $SD_2$  to 0 V, the selected word line  $WL_8$  to 0 V, and the remaining word lines  $WL_1$  through  $WL_7$  to 20 V.

This causes a data potential of 20 V or 10 V to be given from bit lines to drains and 0V to control gates in the 1024 memory cells along the selected word line  $WL_{\theta}$ , and data "1" or "0" are simultaneously written. Thus in the present case, electron discharge occurs from the floating gate in the memory cell M81, and a datum "0" is written. In the memory cell M82, as an intermediate potential is given to the drain, electron discharge scarcely occurs from the floating gate in a duration of around 2 msec per write, and the erase state "0" is maintained.

Similarly thereafter, the word lines  $WL_7$ ,  $WL_8$ , ... are selected in that order, and 1024 bits of data are written per word line.

Thus in this embodiment, by simultaneously writing 1024 bits of data equivalent to one word line, the frequency of the occurrence of a semi-selected state can be significantly reduced compared with the conventional writing method, and erroneous operations due to stresses in a semi-selected state can be prevented.

Although data are supposed to be latched by toggling the write enable signal  $\overline{WE}$ , which is an external signal, this can as well be accomplished by an internal circuit.

Fig. 4 is an equivalent circuit for illustrating an embodiment of the invention in which data latch circuits 3 are controlled by an address control circuit 7. Fig. 5 is a timing chart showing the write cycle where this system is used.

This embodiment has a data latch mode in which a write enable signal  $\overline{WE}$  takes on an "L" level in the early phase of the write cycle and a write mode, following it, in which the write enable signal  $\overline{WE}$  takes on a "H" level to let data be written. First, as  $\overline{WE}$  takes on an "L" level, a datum "0" is latched by only those data latch circuits to which addresses have been given. Addresses are sensed in, for instance, 20 msec. In order to write data of "0", "1", "0", "1", …, the column address of the memory cell M81, the column address of M83, …, and the column address of M1023 are given, and the respectively matching data latch circuits are caused to latch "0". All the data latch circuits to which no address is given are held at "1". When the write enable signal  $\overline{WE}$  takes on a "H" level, the write mode is entered in, and data equivalent to one word line are simultaneously written into memory cells as in the foregoing embodiment.

It is evident that this embodiment can provide similar effects to those of the foregoing embodiment.

[Effects of the Invention]

As hitherto described, according to the invention, stresses of semi-selected states can be significantly reduced by writing data into an  $E^2PROM$  of a NAND cell simultaneously per word line the reliability of the  $E^2PROM$  o can be enhanced.

## 4. Brief Description of the Drawings

Fig. 1 is an equivalent circuit showing the configuration of the essential part of an E<sup>2</sup>PROM, which is one embodiment of the present invention; Fig. 2, a diagram showing its partial specific configuration; Figs. 3(a) and (b), timing charts illustrating the write operation of this embodiment; Fig. 4, an equivalent circuit showing the configuration of the essential part of an E<sup>2</sup>PROM, which is one embodiment of the present invention; Fig. 5, a timing chart for illustrating the write operation; Fig. 6, a diagram showing an E<sup>2</sup>PROM cell array of a NAND cell type; Figs. 7(a) and (b), diagrams showing a relationship in potential among memory cells in a semi-selected state at the time of writing.

1 ... memory cell; 2 ... row decoders; 3 ... data latch circuits; 4 ... bit line boosters; 6 ... write control circuit; 7 ... address control circuit; M11, M12, ... M1024 ... memory cells; BL1, BL2, ..., BL 1024 ... bit lines; and WL1, WL2, ... WL8 ... word lines.

Representative of Applicant: Takehiko Suzuki, patent attorney

カイキーブル信号WEか・L・レベルになるテー クラッチ・モードと、引起きみ込みイネーブルは サWEが"H"レベルになってテータが省ち込ま れる当込みモードとがある。欠ず、WEが・L・ レベルになると、アドレスの与えられたデークラ ッチ回路のろ、データ・0 \* がラッチされる。ア ドレスは例えば、20m sec でセンスされる。 'O', '1', 'O', '1', …というデー クを当くためには、メモリセルM Blのカラムアド レス, M 13のカラムアドレス, …. M 1013のカラ ムアドレスを与え、これらに対応するゲークラッ チ凹坊に \*0 \* モラッチする。アドレスが与えら れないデータラッチ団坊は金で、1。 に保持され る。そして嵌込みイネーブル依号 WEが「H・レ ベルになって出込みモードになり、光の英庭的と 同頃にして1フード級分のテータが同時にメモリ セルに合き込まれる。

この改能例によっても、先の攻旋例と同様の効果が以られることは明らかである。

M 11. M 12. … M 1024… メモリセル、B L 1 . B L 2 . … . B L 1024… ピットロ、W L 1 . W L 2 . … . W L 8 … フードロ、

出版人代理人 弁屈士 始 在 贡 屈

To sense amplifier


#### .[原明の効果]

以上述べたように本免明によれば、NANDセル方式のE<sup>2</sup> PROMのデーク部込みを17ード銀について同時に行うことにより、半辺沢状態のストレスを大きく軽減し、E<sup>2</sup> PROMの貸租性向上を図ることができる。

### 4. 図画の簡単な説明


第1図は本発明の一度臨例を透明するためのE<sup>2</sup> PROM疑節構成を示す図、第2図はその一部の具体的構成を示す図、如3図(a)(b)はこの変風側の役込み動作を设明するためのタング図、第4図は他の変鳥側を越明するためのタング図、第5図はその答と2 PROMせんでいるにいる。第7図(a)(b)は出込み時である。状態のよもりせんの対位関係を示す図である。


1 …メモリセルアレイ、2 … ロウ・デコーダ、3 … デークラッチ回路、4 … ピットはプースク、6 … 害込み制御回路、7 … アドレス側砂回路、




F1g. 2

<del>--</del> 65**3** --







THE CONTRACTOR OF THE PRODUCTION OF THE

Fig. 5

第1頁の続き
②発 明 者 千 葉 昌 彦 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 研究所内
②発 明 者 田 中 智 晴 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 研究所内

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.